串音計算器

串音是從作用中的導體（干擾源）耦合至附近導體（受擾線）的非預期能量。在印刷電路板上，主要來自互電容形成的電場耦合，以及互電感形成的磁場耦合。快速邊緣、較長的平行佈線、較小間距與較高介電常數，通常都會加劇此現象。過大的串音可能造成錯誤邏輯切換、時序抖動、眼圖閉合、類比雜訊或電磁相容性問題。 本計算器依訊號頻率、平行長度、間距與相對介電常數，提供原理透明的一階初步估算。其無因次耦合係數與頻率、長度及介電常數成正比，與間距成反比。感應雜訊為干擾源電壓乘以該係數。訊號干擾比等於耦合係數的常用對數乘以負二十，因此耦合百分比越小，分貝比值越大，表現越好。係數上限設在一以下，因為此簡化模型無法合理描述大於來源訊號的耦合。 結果最適合用來比較佈局方案，而不是做為高速設計的最終簽核依據。實際近端與遠端串音取決於上升時間、走線寬度與高度、參考平面距離、阻抗、終端匹配、傳播延遲、介質疊構，以及走線是帶狀線還是微帶線。頻率只是邊緣速度的方便替代指標；時脈頻率較低的數位訊號，若上升時間很短，仍可能含有很高頻的諧波。裕量不足時，應使用場求解器或傳輸線模擬器。 進行有效比較時，應固定其他假設，一次只調整一個設計參數。在本模型中，間距加倍會讓耦合減半，平行長度減半也有相同效果。相鄰層採正交佈線、維持不中斷的參考平面、縮短耦合段，並在適當位置加入接地屏蔽，都能減少相互影響。差動對需要受控的對內幾何形狀，並與無關訊號保持足夠距離。 實測串音可能與估算不同，因為探棒、連接器、導通孔與封裝也會產生耦合。關鍵網路應以符合疊構的阻抗工具、模擬及實驗室量測驗證。請將顯示的雜訊電壓視為與干擾源振幅成正比的理想化峰值，再與受擾接收器實際的雜訊邊限比較。保守設計應納入同時切換、製造公差，以及最差電壓與邊緣速率條件。