MOSFETしきい値電圧計算機

しきい値電圧は、MOS構造に強反転層が形成され、ソースとドレインの間で電流を流せるようになるゲート・ソース間電圧です。それ以下でも測定可能なサブスレッショルド電流があるため、完全に明確なオン・オフ境界ではありませんが、デジタル回路のタイミング、アナログのバイアス、漏れ電流の制御、素子製造における重要なパラメーターです。材料特性、酸化膜形状、基板の不純物濃度、端子バイアス、温度、捕獲電荷に依存します。 この計算機は標準的な理想化NMOS基板効果モデルを使います。単位面積当たりのゲート酸化膜容量は、酸化膜の誘電率を厚さで割った値です。膜が薄いほど容量が大きくなり、ゲートの静電的制御が強まります。フェルミ電位は、熱電圧と、アクセプター濃度を真性キャリア濃度で割った比の対数から求めます。基板効果係数には、シリコンの誘電率、電子の電荷、基板濃度、酸化膜容量が関わります。 ソース・ボディ間バイアスがゼロのとき、推定しきい値はフラットバンド電圧、フェルミ電位の二倍、空乏電荷項の和になります。正のソース・ボディ間電圧を加えると空乏層が深くなり、しきい値電圧が上昇します。これが基板効果です。モデルは、一様にドープされたp型シリコン基板、比誘電率 3.9 の二酸化シリコン、シリコンの比誘電率 11.7、真性キャリア濃度一立方メートル当たり 1.45 × 10¹⁶ を仮定します。一立方センチメートル当たりで入力した不純物濃度は、内部でSI単位に変換されます。 フラットバンド電圧は仕事関数差と有効酸化膜電荷を反映します。NMOSプロセスでは負になることが多いものの、ゲート材料、基板、固定電荷、製造条件で大きく変わります。プロセス資料、フィッティング済みの素子モデル、または十分に特性評価されたキャパシターの値を使ってください。酸化膜厚や不純物濃度が正確でも、この入力を推測すると最終的なしきい値が大幅にずれる可能性があります。 この式は学習、プロセス検討、一次近似の比較には役立ちますが、製造設計の最終承認には適しません。現代の短チャネル素子には、ドレイン誘起障壁低下、量子閉じ込め、不均一な分布、ポリシリコン空乏化、移動度効果、温度依存の真性濃度があります。実用のコンパクトモデルはこれらを考慮し、測定に合わせて校正されます。また、しきい値抽出法も一様ではなく、定電流法、線形外挿法、相互コンダクタンス法で同じトランジスターの値が異なる場合があります。結果は物理的根拠のある推定値として扱い、対象プロセスのモデルと照合してください。