MOSFET 문턱 전압 계산기

문턱 전압은 MOS 구조에 강한 반전층이 형성되어 소스와 드레인 사이로 전류가 흐를 수 있게 되는 게이트-소스 전압입니다. 그 아래에서도 측정 가능한 문턱 아래 전류가 존재하므로 완벽히 뚜렷한 켜짐과 꺼짐의 경계는 아닙니다. 하지만 디지털 타이밍, 아날로그 바이어스, 누설 제어, 소자 제조에서 가장 중요한 매개변수 중 하나입니다. 문턱 전압은 재료 특성, 산화막 형상, 기판 도핑, 단자 바이어스, 온도, 포획 전하에 따라 달라집니다. 이 계산기는 표준적인 이상화 NMOS 바디 효과 모델을 사용합니다. 단위 면적당 게이트 산화막 정전용량은 산화막 유전율을 두께로 나눈 값입니다. 산화막이 얇을수록 정전용량이 커지고 게이트의 정전기적 제어가 강해집니다. 페르미 전위는 열전압과 억셉터 도핑 농도를 진성 캐리어 농도로 나눈 비의 로그에서 구합니다. 바디 효과 계수는 실리콘 유전율, 전자 전하, 기판 농도, 산화막 정전용량을 결합합니다. 소스-바디 바이어스가 영이면 문턱 추정값은 평탄 밴드 전압, 페르미 전위의 두 배, 공핍 전하 항을 더한 값입니다. 양의 소스-바디 전압을 가하면 공핍층이 깊어져 문턱 전압이 높아집니다. 이것이 바디 효과입니다. 모델은 균일하게 도핑된 p형 실리콘 기판, 상대 유전율 3.9의 이산화규소, 실리콘 상대 유전율 11.7, 세제곱미터당 1.45 × 10¹⁶의 진성 캐리어 농도를 가정합니다. 세제곱센티미터당 입력한 도핑 농도는 내부에서 SI 단위로 변환합니다. 평탄 밴드 전압에는 일함수 차이와 유효 산화막 전하가 반영됩니다. NMOS 공정에서는 흔히 음수지만 게이트 재료, 기판, 고정 전하, 제조 세부 조건에 따라 크게 달라집니다. 공정 문서, 피팅된 소자 모델, 또는 특성을 정밀하게 측정한 커패시터에서 얻은 값을 사용하세요. 산화막과 도핑 값이 정확해도 이 입력을 추측하면 최종 문턱 전압이 크게 달라질 수 있습니다. 이 식은 교육, 공정 탐색, 일차적인 비교에 유용하지만 제작 설계의 최종 승인용은 아닙니다. 현대의 짧은 채널 소자는 드레인 유도 장벽 저하, 양자 구속, 불균일한 분포, 폴리실리콘 공핍, 이동도 효과, 온도에 따라 달라지는 진성 농도를 보입니다. 생산용 콤팩트 모델은 이런 세부 사항을 고려하며 측정값으로 보정됩니다. 문턱 전압 추출 방식도 서로 다릅니다. 정전류법, 선형 외삽법, 트랜스컨덕턴스법은 같은 트랜지스터에도 다른 값을 줄 수 있습니다. 결과는 물리적 근거가 있는 추정값으로 취급하고 해당 공정 모델과 비교하세요.