연산 증폭기 이득 계산기

연산 증폭기, 흔히 op amp라고 부르는 장치는 차동 입력을 가지며 보통 단일 종단 출력을 내는 고이득 전압 증폭기입니다. 오디오 증폭기, 능동 필터, 신호 조정기, 적분기, 미분기, 비교기, 정밀 전압 기준 등 수많은 아날로그 회로의 기본 구성 요소입니다. 이득을 이해하고 계산하는 것은 아날로그 회로 설계의 핵심 기술입니다. op amp 회로의 이득은 op amp 자체의 개방 루프 이득이 아니라 외부 피드백 저항으로 결정됩니다. 개방 루프 이득은 보통 수만에서 수백만에 이르는 매우 큰 값입니다. 실제 회로 설계에서는 두 가지 기본 구성이 가장 널리 사용됩니다. 반전 증폭기 구성에서는 입력 신호가 저항 Rin을 통해 반전(음) 단자에 인가되고, 피드백 저항 Rf가 출력을 같은 반전 단자로 되돌립니다. 비반전(양) 단자는 접지에 연결됩니다. 이상적인 op amp를 가정하면—무한 개방 루프 이득, 무한 입력 임피던스, 0 출력 임피던스—전압 이득은 Av = –Rf / Rin 입니다. 음수 부호는 출력이 입력과 180도 위상차가 있음을 뜻합니다. Rf = 10 kΩ, Rin = 1 kΩ이면 이득은 –10이며, 1 V 입력은 –10 V 출력을 만듭니다. 비반전 증폭기 구성에서는 입력 신호가 비반전(양) 단자에 직접 인가되고, 피드백 네트워크(출력에서 반전 단자로 가는 Rf, 반전 단자에서 접지로 가는 Rin)가 위상을 뒤집지 않고 이득을 정합니다. 이상적인 전압 이득은 Av = 1 + Rf / Rin 입니다. 같은 저항값(Rf = 10 kΩ, Rin = 1 kΩ)을 사용하면 이득은 +11이 됩니다. 입력이 피드백 전에 op amp에 의해 직접 버퍼링되므로 비반전이며, 반전 구성보다 약간 더 큽니다. 이득은 dB로도 자주 표현됩니다. dB = 20 × log₁₀(|Av|) 입니다. 이득 10은 20 dB, 이득 100은 40 dB와 같습니다. dB는 로그 스케일이므로 증폭기 단계를 직렬로 연결할 때 더하기가 쉽습니다. 20 dB + 20 dB = 40 dB입니다. 이 계산기는 두 구성을 모두 지원합니다. Rf, Rin, 그리고 선택적으로 입력 전압을 입력하고 반전 또는 비반전을 선택하면, 전압 이득, 출력 전압, dB 값을 즉시 보여 줍니다. 초기 설계, 회로 검증, op amp 동작 학습에 유용합니다.