홀수 패리티 비트 계산기

패리티 검사는 디지털 데이터에서 단일 비트 전송 오류를 감지하는 가장 오래되고 널리 사용되는 기법 중 하나입니다. 패리티 비트는 이진 데이터 블록 뒤에 추가되는 하나의 비트입니다. 송신자는 데이터에 따라 패리티 비트를 계산해 확장된 메시지를 전송하고, 수신자는 패리티를 다시 계산해 차이가 있는지 확인합니다. 홀수 패리티에서는 결합된 시퀀스(데이터 비트 + 패리티 비트) 전체의 1 개수가 항상 홀수여야 합니다. 원본 데이터의 1 개수가 이미 홀수라면 패리티 비트는 0으로 설정됩니다(총합을 바꿀 필요가 없음). 데이터의 1 개수가 짝수라면 패리티 비트는 1로 설정됩니다(총합을 짝수에서 홀수로 바꾸기 위해). 규칙은 간단합니다. 데이터의 1을 세고, 총합이 홀수가 되도록 패리티 비트를 선택하면 됩니다. 구체적인 예로 1010을 전송한다고 가정해 보겠습니다. 이 바이트에는 1이 정확히 두 개 있어 짝수입니다. 홀수 패리티에서는 패리티 비트가 1이어야 하므로 전체 전송 문자열은 10101이 됩니다. 수신자는 10101의 1을 세면 세 개가 되어 홀수가 되므로 메시지를 정상으로 판단합니다. 전송 중 한 비트가 뒤집혀 11101로 도착하면 수신자는 1을 네 개 세게 되고 짝수가 되므로 즉시 오류가 발생했다고 표시합니다. 홀수 패리티와 짝수 패리티의 차이는 목표 총합이 홀수냐 짝수냐뿐입니다. 두 방식 모두 한 비트가 뒤집히면 패리티가 홀짝으로 바뀌므로 단일 비트 오류를 감지할 수 있습니다. 하지만 두 비트가 동시에 뒤집히면 패리티가 유지되므로 둘 다 조용히 실패합니다. 여러 비트 오류를 감지하거나 수정해야 하는 경우에는 해밍 코드, CRC, Reed-Solomon 같은 더 정교한 코드를 사용합니다. 제한은 있지만 홀수 패리티는 오래된 RS-232 설정을 포함한 레거시 직렬 통신 표준, 일부 메모리 하위 시스템, 그리고 오류 검출 개념을 배우는 교육 환경에서 여전히 사용됩니다. 홀수 패리티는 모든 0 데이터 워드에 항상 0이 아닌 패리티 비트가 붙기 때문에, 짝수 패리티보다 버스의 0 고정(stuck-at-zero) 결함을 조금 더 쉽게 감지할 수 있어 선호되기도 합니다. 이 계산기는 모든 단계를 자동화합니다. 공백을 제거하고, 입력이 순수한 이진수인지 검증하며, 1의 개수를 세고, 올바른 홀수 패리티 비트를 결정한 뒤, 시스템에 바로 복사할 수 있는 전체 전송 문자열을 출력합니다. 선택적 검증 입력란에 수신한 문자열(데이터 + 추가된 패리티 비트)을 붙여 넣으면 총 1의 개수가 홀수인지(통과) 짝수인지(실패, 단일 비트 오류 संकेत) 즉시 확인할 수 있습니다.